

MCTA024 – Sistemas Digitais

Projeto Prático: Somador de Ponto Flutuante em FPGA

Profa: Victoria Alejandra Herrera

O que fazer?

- Um circuito capaz de somar números binários em formato de ponto flutuante simplificado (13 bits).
- Trabalho em **grupos de 3 pessoas**.
- Pegar um projeto teórico feito para uma arquitetura antiga, validá-lo, adaptá-lo para a nossa placa atual (DE10-Lite) e documentar o processo.

Onde fazer?

- **Softwares Utilizados:** GHDL + GTKWave, Intel Quartus +Questa, Documentação com GitHub.
- **Hardware Utilizado:** Placa DE10-Lite,
- **O uso de Inteligência Artificial** (ChatGPT, Gemini, Claude, etc) deve ser explicitamente documentado. Lembrando que a responsabilidade técnica é 100% de vocês.

Material de Apoio e Links Úteis

- Código e explicações (Moodle):
<https://moodle.ufabc.edu.br/mod/folder/view.php?id=74025>
- Template do Relatório (GitHub): Modelo em Markdown para a entrega final.
<https://raw.githubusercontent.com/victorialejandra/template-somadorpf-vhdl/refs/heads/main/README.md>
- Descrever o que cada integrante fez, usando a Taxonimia CRediT:
<https://credit.niso.org/>
https://revistas.unijui.edu.br/public/site/Taxonomia_CRediT.pdf

Etapa 1 – Entender o que o VHDL original faz

- **Objetivo:** Comprovar que o algoritmo matemático funciona antes de alterar o hardware.
- Ações:
 1. Compile o VHDL original (exatamente como está no PDF) usando o GHDL.
 2. Simule a soma e visualize as formas de onda no GTKWave.
- Observar o funcionamento do 4º estágio (normalização). O circuito faz o deslocamento à esquerda e conta os zeros corretamente?

Etapa 2 - Adaptação para a DE10-Lite

- **Objetivo:** Adequar a arquitetura lógica para o hardware que temos (DE10-Lite).
- Ação:
 1. Modifiquem o código para rotear as saídas para os pinos corretos.
 2. Criem um novo Testbench para provar que a modificação não quebrou a lógica matemática.
 3. Simular no GHDL+GTKwave.

Etapa 3 - Síntese Física

- **Objetivo:** Ver o hardware funcionando no mundo real.
- Ações:
 1. Criem o projeto no Intel Quartus (família MAX 10).
 2. Façam a atribuição dos pinos (Pin Planner) de acordo com o manual da DE10-Lite.
 3. Compilem o projeto e gravem no FPGA.
 4. Testem os casos críticos (números que geram *carry out* ou que precisam de muito deslocamento na normalização).

Etapa 4 - Documentação

- **Objetivo:** Registrar o aprendizado mediante um tutorial no github.
- Ações:
 1. Criem um repositório Privado no GitHub conforme template do Markdown fornecido.
 2. Detalhem com clareza como usaram a IA, qual IA usaram, registrem prompts usados e se for uma única conversa até podem fornecer um PDF. Adicionem comentários relevantes sobre quanto esta ferramenta ajudou no desenvolvimento do projeto.
 3. Usar a taxonomia CrediT para indicar a contribuição dos participantes do grupo .
 4. Enviar no Moodle o link com toda a documentação .

Critérios de Avaliação

- **Avaliação mediante funcionamento e documentação.**
- Critérios de Nota:
 - **100%** da Nota: Simulação no Questa validada + Funcionamento perfeito na placa DE10-Lite + Tutorial documentado no GitHub com auditoria da IA. **(Nota Relatório * 1)**
 - **80%** da Nota: Entrega completa de apenas uma das frentes práticas (ou simulação perfeita, ou placa funcionando), com o devido tutorial explicando onde o projeto travou. **(Nota Relatório * 0,8)**